



Proyecto Final

Proyecto Final programa en código ensamblador y código maquina

Fase 2

Introducción

En esta fase se recomienda avanzar desde tres aspectos,

1. **Código Verilog** - Implementación del “single datapath” de MIPS de 32 bits para ejecutar Instrucciones tipo I. (Debe ejecutar correctamente el archivo de validación adjunto).
 - a) Debe Completar la tabla 1 y tabla 2 con los tipos de instrucción que se indiquen (agregar 3 instrucciones tipo R, 3 instrucciones tipo I y 1 instrucción tipo J).
2. **Reporte** – Redacción y descripción del desarrollo de los modulos que tienen el datapath y los elementos nuevos para instrucciones tipo I.
3. **Programa ensamblador** –
 - a) Una vez aprobada la propuesta de algoritmo, comenzar a implementar el algoritmo elegido, Comenzar a trabajar con el decodificador de lenguaje ensamblador a código binario, la final debe crear el archivo a cargar en la memoria de instrucciones (extensión .mem o .txt), y en caso de ser necesario también el archivo de inicialización del Banco de Registro.
4. **Presentacion** (subirla a Moodle), esta debe ser un resumen de los tres puntos anteriores, se debe de mostrar que han investigado de la parte teorica del algoritmo a implementar en ensamblador, que han codificado en esta fase 2 así como la validación de el datapath para dicha fase.

Código verilog

A continuación, puede observar en la Figura 1 los módulos para ejecución de instrucción LW sin las señales de control, en la Figura 2 se observa Los Módulos necesarios para ejecutar instrucción BEQ.

No olvide que también en esta fase ya es obligada la implementación de los buffers y comenzar a dejar listo para aplicación de pipeline(ver Fig 2), ver capítulo 4.6 de “Computer Organization and design, the hardware/software Interface”.



Test de verificación

Para evaluar que su sistema funcione correctamente debe de pre-cargar la memoria de instrucciones con el archivo de validación “TestF2_MemInst.mem”.

Su proyecto en fase2 debe de ejecutar las instrucciones del archivo TestF2_MemInst.mem” teniendo precargado el BR con el archivo de la Fase 1, y como resultados esperados lo planteado en la figura 1. Revise la imagen de la Figura 3 donde se muestran los modulos que se usan para ejecutar las instrucciones de Branch.

Entregables

Referirse al documento “Actividad Proyecto Final, Generalidades” ([link](#)).

*Recuerde que todas las conclusiones son individuales.

```
.inicio:
nop
addi $t0, $zero, 10 # reg 8 -> decimal debe ser 10
slti $t1, $zero, 10 # reg 9 -> decimal debe ser 1
andi $t2, $zero, 10 # reg 10 -> decimal debe ser 0
ori $t3, $zero 10 # reg 11 -> decimal debe de ser 1
sw $t0, 0($zero) # guardar reg 8 (10) en mem[0]
lw $t4, 0($zero) # guardar mem[0] (10) en reg 12
beq $zero, $zero, .inicio # brincar al inicio xq 0 == 0
nop |
```

Figura 1: Resultados esperados para ejecucion de instrucciones tipo i en Fase 2 de proyecto final.




Figura 2: DataPath con Buffers, recuerde que cada buffer es diferente y todos están conectados a un CLK en común junto a PC.




Figura 3: Módulos del Datapath que operan para ejecutar instrucciones de Branch (como BEQ).